### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Yoshihisa IBA

Serial Number: Not Yet Assigned

Filed: February 10, 2004

Customer No.: 38834

For: METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

# **CLAIM FOR PRIORITY UNDER 35 U.S.C. 119**

Commissioner for Patents P. O. Box 1450 Alexandria, VA 22313-1450

February 10, 2004

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

# Japanese Appln. No. 2003-074381, filed on March 18, 2003

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. 50-2866.

Respectfully submitted,

WESTERMAN, HATTORI, DANIELS & ADRIAN, LLP

Atty. Docket No.: 042075

1250 Connecticut Ave, N.W., Suite 700

Washington, D.C. 20036

Tel: (202) 822-1100 Fax: (202) 822-1111

SGA/II

Stephen G. Adrian

Reg. No. 32,878



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年 3月18日

出 願 番 号 Application Number:

人

特願2003-074381

[ST. 10/C]:

[ J P 2 0 0 3 - 0 7 4 3 8 1 ]

出 願
Applicant(s):

富士通株式会社

2003年12月 5日

特許庁長官 Commissioner, Japan Patent Office 今井原



ページ: 1/E

【書類名】 特許願

【整理番号】 0340009

【提出日】 平成15年 3月18日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 21/00

【発明の名称】 半導体装置の製造方法

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 射場 義久

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100090273

【弁理士】

【氏名又は名称】 國分 孝悦

【電話番号】 03-3590-8901

【手数料の表示】

【予納台帳番号】 035493

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9908504

【プルーフの要否】 要



【発明の名称】 半導体装置の製造方法

### 【特許請求の範囲】

【請求項1】 ダマシン法により配線を形成する工程を有する半導体装置の製造方法において、

導電層上に、エッチングストッパ膜及び層間絶縁膜を順次形成する工程と、

前記層間絶縁膜上に、第1のハードマスクとして、シリコン炭化膜、シリコン 窒化膜又はシリコン酸窒化膜を形成する工程と、

前記第1のハードマスク上に、第2のハードマスクとして、シリコン酸化膜を 形成する工程と、

前記第2のハードマスク上に、第3のハードマスクとして、シリコン炭化膜又はシリコン窒化膜を形成する工程と、

前記第3のハードマスク上に、第4のハードマスクとして、シリコン酸化膜を 形成する工程と、

前記第4のハードマスクにパターンを形成する工程と、

前記第4のハードマスクを用いて前記第3のハードマスクをエッチングする工程と、

前記第3のハードマスクを用いて前記第2のハードマスクをエッチングする工程と、

前記第3のハードマスクを用いて前記第1のハードマスクをエッチングする工程と、

前記第3のハードマスクを用いて前記層間絶縁膜をエッチングすることにより、前記層間絶縁膜に前記エッチングストッパ膜まで到達する開口部を形成する工程と、

前記エッチングストッパ膜の前記層間絶縁膜に形成された開口部から露出する 部分をエッチングする工程と、

前記開口部内に配線材料を埋め込む工程と、

を有することを特徴とする半導体装置の製造方法。

【請求項2】 前記層間絶縁膜として、無機系の絶縁膜を用いることを特徴

とする請求項1に記載の半導体装置の製造方法。

【請求項3】 前記層間絶縁膜として、ポーラスシリカ膜を用いることを特徴とする請求項1又は2に記載の半導体装置の製造方法。

【請求項4】 前記第3のハードマスクの厚さを、前記第1のハードマスクの2倍以上とすることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。

【請求項5】 前記エッチングストッパ膜をエッチングする工程は、前記第3のハードマスクを除去する工程を有することを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。

【請求項6】 前記第3のハードマスクを用いて前記第2のハードマスクを エッチングする工程は、前記第4のハードマスクを除去する工程を有することを 特徴とする請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。

【請求項7】 前記第4のハードマスクにパターンを形成する工程は、

第1のレジストマスクを用いて前記第4のハードマスクに第1のパターンを形成する工程と、

前記第1のレジストマスクを除去する工程と、

全面に樹脂膜を形成する工程と、

第2のレジストマスクを用いて前記樹脂膜にパターンを形成する工程と、

前記樹脂膜をマスクとして用いて前記第4のハードマスクに第2のパターンを 形成する工程と、

前記樹脂膜を除去する工程と、

を有することを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置の製造方法。

【請求項8】 前記第1のパターンは、配線溝のパターンであり、前記第2のパターンは、ビアホールのパターンであることを特徴とする請求項7に記載の半導体装置の製造方法。

【請求項9】 前記第3のハードマスクを用いて前記第2のハードマスクを エッチングする工程は、前記層間絶縁膜に前記層間絶縁膜の厚さよりも浅い孔を 形成する工程を有することを特徴とする請求項7又は8に記載の半導体装置の製 造方法。

【請求項10】 前記開口部は、前記第1のパターンに基づいて形成された 配線溝部と、前記第2のパターンに基づいて形成されたビアホール部と、を有す ることを特徴とする請求項7乃至9のいずれか1項に記載の半導体装置の製造方 法。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、配線層の形成に好適な半導体装置の製造方法に関する。

[0002]

# 【従来の技術】

近時、微細化の要請に伴って、半導体装置の製造に当たっては、ダマシン法を採用することが多い。また、ダマシン法では、配線材料のCMP(化学機械的研磨)及びフォトリソグラフィ技術の点から、層間絶縁膜にビアホールや配線溝を形成するに際して、3層構造のハードマスクを用いることがある。これは、次のような理由による。

### [0003]

図14(a)乃至(c)は、ダマシン法におけるCMPの進行を工程順に示す断面図である。層間絶縁膜としてポーラスシリカ膜114が形成され、このポーラスシリカ膜114に配線溝を形成する場合、ポーラスシリカ膜114がCMPによって研磨されることを防止する絶縁膜115と、CMPにおける削り代としての絶縁膜116とが必要とされる。そして、高い精度でCMPを行うためには、即ち、各膜の厚さを設計値どおりにするために、絶縁膜115には、硬度が高いことが要求され、絶縁膜116には、絶縁膜115と比較してCMPによって研磨されやすいことが要求される。そこで、絶縁膜115としては、SiC膜、SiN膜又は硬度が高いSiOC膜等が用いられ、絶縁膜116としては、SiO2膜等が用いられている。このような膜を用いることにより、図14(a)に示すように、配線溝内にCu膜117を埋め込んだ後、図14(b)に示すように、CMPを行うと、図14(c)に示すように、絶縁膜115の表面でCMP

が停止する。

### [0004]

絶縁膜116として $SiO_2$ 膜を用いる場合、絶縁膜116とポーラスシリカ膜との間の選択比が低い。このため、絶縁膜116の厚さを比較的厚くする必要がある。しかし、図14(a)乃至(c)に示すような2層構造のハードマスクでは、絶縁膜116を厚くすることはできない。これは、次のような理由による

### [0005]

図15(a)及び(b)は、ArFレジストを用いたエッチングの進行を工程順に示す断面図である。例えば、図15(a)に示すように、絶縁膜116等の被加工膜119の上にBARC(Bottom Anti-Reflection Coating)等の反射防止膜120を形成し、その上にArFレジストからなるレジストマスク121を形成する。そして、レジストマスク121をマスクとして、反射防止膜120及び被加工膜119のエッチングを行う。このとき、ArFレジストのエッチングに対する耐性が低く、レジストマスク121が薄くなるため、被加工膜119の加工可能な深さは浅い。また、近時、微細化の要請から、解像能力を向上させるために、レジストマスク121の薄膜化が必要となってきている。このため、レジストマスク121を用いて加工することが可能な被加工膜119の深さはより浅くなってしまう。

### [0006]

このような事情から、2層構造のハードマスクで絶縁膜116を厚くすることはできない。そこで、絶縁膜116の上に、更に薄いハードマスクを形成して3層構造のハードマスクを用いている。

### [0007]

### 【特許文献1】

特開2000-351976号公報

# 【特許文献2】

特開2001-77196号公報

### 【特許文献3】

特開2002-222860号公報

# [0008]

### 【発明が解決しようとする課題】

しかしながら、3層構造のハードマスクを用いても、より一層の微細化に対応することが困難となってきている。図16(a)乃至(d)は、従来のダマシン法を採用した半導体装置の製造方法を工程順に示す断面図である。

# [0009]

従来の製造方法では、図16 (a) に示すように、Cu配線102上に、Si C膜103、ポーラスシリカ膜104、SiC膜105、SiO2膜106、S iN膜107、及びBARC等の反射防止膜109を順次形成した後、ArFレ ジストからなるレジストマスク110を形成する。

# $[0\ 0\ 1\ 0]$

次に、図16(b)に示すように、レジストマスク110をマスクとして、反射防止膜109及びSiN膜107をエッチングする。次いで、レジストマスク110をアッシングにより除去する。

### $[0\ 0\ 1\ 1]$

その後、図16 (c) に示すように、SiN膜107をマスクとして、SiO2膜106をエッチングする。続いて、SiO2膜106をマスクとして、SiC 膜105をエッチングすると共に、SiN膜107を除去する。

### [0012]

次に、図16 (d) に示すように、 $SiO_2$ 膜106をマスクとして、ポーラスシリカ膜104及びSiC膜103をエッチングする。その後、配線の形成を行う。

### [0013]

このような従来の製造方法では、図16(d)に示すように、SiO2膜10 6と無機系のポーラスシリカ膜104との間の選択比が低いため、ハードマスクとして用いているSiO2膜106の端部が丸まってしまう。この結果、開口部の大きさが設計値よりも大きくなって、隣り合う配線間でリークが生じやすくなる。

# $[0\ 0\ 1\ 4]$

このような欠点を回避するために、 $SiO_2$ 膜106を厚くすることも考えられるが、 $SiO_2$ 膜106を厚くするためには、そのパターニングの際にハードマスクとして用いているSiN膜107も厚くする必要があり、フォトリソグラフィに関して問題が生じる。

# [0015]

SiN膜107を厚くすると、次のような問題が生じる。図17(a)乃至(c)は、デュアルダマシン法におけるレジストマスクの形成方法を工程順に示す断面図である。

### [0016]

先溝露光方式のデュアルダマシン法では、図17(a)に示すように、被加工膜122上に、配線溝のパターンが形成されたハードマスク123を形成した後、図17(b)に示すように、ArFレジストからなるレジストマスク124を全面に形成する。このとき、幅が広い配線溝のパターンが形成された部分では、レジストマスク124が他の部分よりも薄くなる。そして、図17(c)に示すように、露光及び現像によりレジストマスク124にビアホールのパターンを形成すると、レジストマスク124が薄くなった部分で、ビアホールの寸法が設計値よりも大きくなってしまう。

# $[0\ 0\ 1\ 7]$

また、上述のように、解像能力を向上させるために、レジストマスクの薄膜化が必要となっており、最上層のハードマスクの厚さは薄くする必要がある。

### [0018]

本発明は、かかる問題点に鑑みてなされたものであって、微細化に伴う配線間 のリークを抑制することができる半導体装置の製造方法を提供することを目的と する。

# [0019]

### 【課題を解決するための手段】

本願発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。

### [0020]

本願発明に係る半導体装置の製造方法は、ダマシン法により配線を形成する工 程を有する半導体装置の製造方法を対象とする。そして、本製造方法では、導電 層上に、エッチングストッパ膜及び層間絶縁膜を順次形成する。次に、前記層間 絶縁膜上に、第1のハードマスクとして、シリコン炭化膜、シリコン窒化膜又は シリコン酸窒化膜を形成する。次いで、前記第1のハードマスク上に、第2のハ ードマスクとして、シリコン酸化膜を形成する。その後、前記第2のハードマス ク上に、第3のハードマスクとして、シリコン炭化膜又はシリコン窒化膜を形成 する。続いて、前記第3のハードマスク上に、第4のハードマスクとして、シリ コン酸化膜を形成する。次に、前記第4のハードマスクにパターンを形成する。 次いで、前記第4のハードマスクを用いて前記第3のハードマスクをエッチング する。その後、前記第3のハードマスクを用いて前記第2のハードマスクをエッ チングする。続いて、前記第3のハードマスクを用いて前記第1のハードマスク をエッチングする。次に、前記第3のハードマスクを用いて前記層間絶縁膜をエ ッチングすることにより、前記層間絶縁膜に前記エッチングストッパ膜まで到達 する開口部を形成する。次いで、前記エッチングストッパ膜の前記層間絶縁膜に 形成された開口部から露出する部分をエッチングする。そして、前記開口部内に 配線材料を埋め込む。

### [0021]

### 【発明の実施の形態】

以下、本発明の実施の形態に係る半導体装置の製造方法について添付の図面を 参照して具体的に説明する。

### [0022]

#### (第1の実施形態)

先ず、本発明の第1の実施形態について説明する。図1乃至図5は、本発明の第1の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。本実施形態では、シングルダマシン法により半導体装置を製造する。

### [0023]

先ず、図1(a)に示すように、層間絶縁膜1内に形成されたCu配線2(導電層)上に、エッチングストッパ膜としてSiC膜3を形成する。SiC膜3の

厚さは、例えば30 n mである。次に、SiC膜3上に、層間絶縁膜としてポーラスシリカ膜4を形成する。ポーラスシリカ膜4の厚さは、例えば200 n mである。ポーラスシリカ膜4は、多孔質の低誘電率絶縁膜である。

# [0024]

次いで、ポーラスシリカ膜4上に、第1のハードマスクとしてSiC膜5を形成し、更に、第2のハードマスクとしてSiO2膜6を形成する。SiC膜5及びSiO2膜6の厚さは、夫々、例えば40nm、70nmである。続いて、SiO2膜6上に、第3のハードマスクとしてSiC膜7を形成し、更に、第4のハードマスクとしてSiO2膜8を形成する。ここで、SiC膜7の厚さはSiC膜5の2倍以上であることが好ましく、SiC膜7及びSiO2膜8の厚さは、夫々、例えば80nm、50nmである。その後、SiO2膜8上に、パターニング時に必要な反射防止膜9を形成する。反射防止膜9は、例えば有機BARCである。そして、反射防止膜9上に、有機系の感光性ArFレジストを塗布し、これに露光及び現像を施すことにより、配線溝のパターンが形成されたレジストマスク10を形成する。配線溝の幅は、例えば100nm程度である。

# [0025]

次に、図1(b)に示すように、レジストマスク10をマスクとして、反射防止膜9をエッチングする。このエッチングでは、例えば $CF_4$ 及びArを含むガスを用いる。具体的には、このエッチングは、例えば、 $CF_4$ :50sccm、Ar:20sccm、圧力:6.67Pa(50mTorr)、RF電源パワー:300Wの条件の下で、プラズマエッチング装置を用いて行う。

# [0026]

次いで、レジストマスク10をマスクとして、 $SiO_2$ 膜8をエッチングする。このエッチングでは、例えば $C_4F_6$ を含むガスを用い、パワーを比較的高くする。具体的には、このエッチングは、例えば、 $C_4F_6$ :30sccm、 $O_2$ :15sccm、Ar:300sccm、ED:4.00Pa(30mTorr)、RF電源パワー:1000Wの条件の下で、プラズマエッチング装置を用いて行う。この結果、 $SiO_2$ 膜8が配線溝のパターンにパターニングされる。

# [0027]

続いて、図2(a)に示すように、レジストマスク10及び反射防止膜9をアッシングにより除去する。

# [0028]

次に、図2(b)に示すように、 $SiO_2$ 膜8をマスクとして、SiC膜7をエッチングする。このエッチングでは、 $SiO_2$ 膜6及び8とSiC膜7との選択比を高くするために、例えば $CHF_3$ 、 $CH_2F_2$ 又は $CH_3F$ を含み、更に $N_2$ 、 $O_2$ 及びArを含むガスを用い、パワーを低くする。具体的には、このエッチングは、例えば、 $CH_2F_2$ :30sccm、 $O_2$ :20sccm、Ar:50sccm、 $N_2$ :50sccm、E力:2.67Pa(20mTorr)、RF電源パワー:200Wの条件の下で、プラズマエッチング装置を用いて行う。

# [0029]

次いで、図3(a)に示すように、SiC膜7をマスクとして、 $SiO_2$ 膜6をエッチングすると共に、 $SiO_2$ 膜8を除去する。このエッチングでは、 $SiO_2$ 膜6及び8とSiC膜5及び7との選択比を高くするために、例えば $C_4F_6$ 、 $C_4F_8$ 、 $C_5F_8$ 、 $CHF_3$ 又は $CH_2F_2$ を含み、更に $O_2$ 及びArを含むガスを用い、パワーを高くする。具体的には、このエッチングは、例えば、 $C_4F_6$ : 20 Sccm、 $O_2$ : 15sccm、Ar: 200sccm、ED: 4.00Pa (30mTorr)、RF電源パワー: 1500 Wの条件の下で、プラズマエッチング装置を用いて行う。

### [0030]

その後、図3(b)に示すように、SiC膜7をマスクとして、SiC膜5をエッチングする。この結果、SiC膜5の露出している部位が除去されると共に、SiC膜7が薄くなる。このエッチングでは、例えばCHF3、CH2F2又は CH3Fを含み、更にN2、O2及びArを含むガスを用い、パワーを低くする。具体的には、このエッチングは、例えば、CH2F2: 30sccm、O2: 20sccm、Ar:50sccm、N2: 50sccm、ED: 2: 67Pa(20mTorr)、RF電源パワー:200Wの条件の下で、プラズマエッチング装置を用いて行う。

# [0031]

続いて、図4(a)に示すように、SiC膜7をマスクとして、ポーラスシリカ膜4をエッチングする。エッチングによりポーラスシリカ膜に表面あれが生じやすく、ポーラスシリカ膜はサブトレンチ形状になりやすい。このため、このエッチングでは、例えば $CF_4$ を含むガスを用い、圧力を高くする(例えば6. 67 Pa~40.0 Pa(50Torr~300mTorr))。更に、サイドエッチングを抑制するために、 $CHF_3$ 、 $C_4F_6$ 、 $C_5F_8$ 又は $C_4F_8$ を混入する。具体的には、このエッチングは、例えば、 $CF_4$ :50sccm、 $CHF_3$ :100sccm、Ar:50sccm、 $N_2:10sccm$ 、ED:26.7Pa(200mTorr)、RF電源パワー:1000w0条件の下で、プラズマエッチング装置を用いて行う。このエッチングの結果、ポーラスシリカ膜4に配線溝 13が形成される。

# [0032]

次に、図4(b)に示すように、エッチングにより、SiC膜3の露出している部位及びSiC膜7を除去する。このエッチングでは、例えば $CHF_3$ 、 $CH_2F_2$ 又は $CH_3F$ を含み、更に $N_2$ 、 $O_2$ 及びArを含むガスを用い、パワーを低くする。具体的には、このエッチングは、例えば、 $CH_2F_2$ : 30sccm、 $O_2$ : 15sccm、Ar:50sccm、 $N_2$ : 75sccm、ED: 2.67P a(20mTorr)、RF電源パワー:150Wの条件の下で、プラズマエッチング装置を用いて行う。このエッチングの結果、配線溝 13が下層のCu配線 2まで到達する。

### [0033]

次いで、図5 (a) に示すように、配線溝13内に、Cu膜(配線材料)11 を埋め込み、図5 (b) に示すように、Cu膜11にCMP (化学機械的研磨)を施すことにより、Cu配線12を形成する。その後、必要に応じて、更に層間絶縁膜及び配線等の形成を行い、半導体装置を完成させる。

### [0034]

このような第1の実施形態によれば、ハードマスクを4層構造とし、ポーラスシリカ膜4のエッチング時には、ポーラスシリカ膜4との選択比が高いSiC膜7をマスクとして用いている。このため、ハードマスクの変形は極めて生じにく

く、この変形を原因とするリークを抑制することができる。

### [0035]

(第2の実施形態)

次に、本発明の第2の実施形態について説明する。図6乃至図12は、本発明の第2の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。本 実施形態では、先溝露光方式のデュアルダマシン法により半導体装置を製造する。

# [0036]

先ず、図6(a)に示すように、層間絶縁膜1内に形成されたCu配線2(導電層)上に、エッチングストッパ膜としてSi C膜3 を形成する。Si C膜3 の厚さは、例えば30 n mである。次に、Si C膜3 上に、層間絶縁膜としてポーラスシリカ膜4を形成する。ポーラスシリカ膜4の厚さは、例えば400 n mである。

# [0037]

次いで、ポーラスシリカ膜4上に、第1のハードマスクとしてSiC膜5を形成し、更に、第2のハードマスクとしてSiO2膜6を形成する。SiC膜5及びSiO2膜6の厚さは、夫々、例えば40nm、70nmである。続いて、SiO2膜6上に、第3のハードマスクとしてSiC膜7を形成し、更に、第4のハードマスクとしてSiO2膜8を形成する。ここで、SiC膜7の厚さはSiC膜5の2倍以上であることが好ましく、SiC膜7及びSiO2膜8の厚さは、夫々、例えば80nm、50nmである。その後、SiO2膜8上に、パターニング時に必要な反射防止膜9を形成する。反射防止膜9は、例えば有機BARCである。そして、反射防止膜9上に、有機系の感光性ArFレジストを塗布し、これに露光及び現像を施すことにより、配線溝のパターンが形成されたレジストマスク10を形成する。

# [0038]

次に、図6 (b) に示すように、レジストマスク10をマスクとして、反射防止膜9をエッチングする。このエッチングでは、例えばCF<sub>4</sub>及びArを含むガスを用いる。具体的には、このエッチングは、例えば、CF<sub>4</sub>:50sccm、

Ar: 20sccm、圧力: 6.67Pa (50mTorr)、RF電源パワー: 300Wの条件の下で、プラズマエッチング装置を用いて行う。

# [0039]

次いで、レジストマスク10をマスクとして、 $SiO_2$ 膜8をエッチングする。このエッチングでは、例えば $C_4F_6$ を含むガスを用い、パワーを比較的高くする。具体的には、このエッチングは、例えば、 $C_4F_6$ :30sccm、 $O_2$ :15sccm、Ar:300sccm、E力:4.00Pa(30mTorr)、RF電源パワー:1000Wの条件の下で、プラズマエッチング装置を用いて行う。この結果、 $SiO_2$ 膜8に配線溝のパターン(第1のパターン)が形成される。

### [0040]

続いて、図7(a)に示すように、レジストマスク10及び反射防止膜9をアッシングにより除去する。

### [0041]

そして、層間絶縁膜であるポーラスシリカ膜 4 に、ビアホールのパターンを形成する。ここでは、S i O 2 膜 8 に形成された配線溝のパターンに対して、トリレベル技術を用いる。

### [0042]

具体的には、先ず、図7(b)に示すように、SiO2膜8の段差を埋めて平 坦化する下層樹脂膜(有機膜)21を形成する。次に、下層樹脂膜21上に、下層樹脂膜21のエッチングの際にマスクとして使用するSOG(Spin On Glass)膜(無機膜)22を形成する。続いて、SOG膜22上に、有機系の感光性ArFレジストを塗布し、これに露光及び現像を施すことにより、ビアホールのパターンが形成されたレジストマスク(感光性レジスト膜)23を形成する。ビアホールの直径は、例えば100nm程度である。

# [0043]

次に、図8(a)に示すように、レジストマスク23をマスクとして、SOG膜22をエッチングする。次いで、SOG膜22をマスクとして、下層樹脂膜21をエッチングすると同時に、レジストマスク23を除去する。

# [0044]

続いて、図8(b)に示すように、下層樹脂膜21をマスクとして、 $SiO_2$  膜8、SiC膜7、 $SiO_2$ 膜6及びSiC膜5(4層のハードマスク)をエッチングすることにより、これらの膜にビアホールのパターン(第2のパターン)を形成する。

# [0045]

 $SiO_2$ 膜8のエッチングは、例えば、 $C_4F_6$ : 30sccm、 $O_2$ : 15sccm、Ar: 300sccm、圧力: 4.00Pa (30mTorr)、RF電源パワー: 1000Wの条件の下で、プラズマエッチング装置を用いて行う。

# [0046]

 $SiC膜7のエッチングは、例えば、<math>CH_2F_2:30sccm$ 、 $O_2:20sccm$ 、Ar:50sccm、 $N_2:50sccm$ 、圧力:2.67Pa(20mTorr)、RF電源パワー:<math>200Wの条件の下で、プラズマエッチング装置を用いて行う。

# [0047]

SiO<sub>2</sub>膜6のエッチングは、例えば、C<sub>4</sub>F<sub>6</sub>:20sccm、O<sub>2</sub>:15sccm、Ar:200sccm、圧力:4.00Pa(30mTorr)、RF電源パワー:1500Wの条件の下で、プラズマエッチング装置を用いて行う。

### [0048]

 $SiC膜5のエッチングは、例えば、<math>CH_2F_2:30sccm$ 、 $O_2:20sccm$ 、Ar:50sccm、 $N_2:50sccm$ 、圧力:2.67Pa(20mTorr)、RF電源パワー:<math>200Wの条件の下で、プラズマエッチング装置を用いて行う。

### [0049]

これらの一連のエッチングの結果、SiC膜7、SiO2膜6 及びSiC膜5 にビアホールのパターン(第2のパターン)が形成される。

### [0050]

次に、図9 (a) に示すように、下層樹脂膜21をアッシングにより除去する

# [0051]

次いで、図9(b)に示すように、 $SiO_2$ 膜8及び6をマスクとして、SiC膜7及び5をエッチングする。このエッチングは、例えば、 $CH_2F_2$ :30 sccm、 $O_2$ :20 sccm、Ar:50 sccm、 $N_2$ :50 sccm、E力:2.67 Pa(20mTorr)、Pa(20mTorr)0 Pa(20mTorr)0 Pa(20mTorr

# [0052]

その後、図10(a)に示すように、SiC膜7をマスクとして、SiO2膜6をエッチングし、SiC膜5をマスクとして、ポーラスシリカ膜4をエッチングすると共に、SiO2膜8を除去する。このエッチングは、例えば、 $CF_4$ :50 sccm、 $CHF_3$ :100 sccm、Ar:50 sccm、 $N_2$ :10 sccm、E力:26.7 Pa(200mTorr)、RF電源パワー:1000Wの条件の下で、プラズマエッチング装置を用いて行う。このエッチングによりポーラスシリカ膜4に形成された孔は、ビアホールの一部となる。また、 $SiO_2$ 膜6に配線溝のパターンが形成される。

# [0053]

続いて、図10(b)に示すように、エッチングにより、SiC膜5の露出している部位を除去すると共に、SiC膜7を薄くする。このエッチングは、例えば、 $CH_2F_2$ :30sccm、 $O_2$ :15sccm、Ar:50sccm、 $N_2$ :75sccm、圧力:2.67Pa(20mTorr)、RF電源パワー:150Wの条件の下で、プラズマエッチング装置を用いて行う。この結果、SiC膜5に配線溝のパターンが形成される。

### [0054]

次に、SiC膜7をマスクとして、ポーラスシリカ膜4のエッチングを行うことにより、図11 (a) に示すように、配線溝25を形成すると同時に、SiC 膜3まで到達するビアホール24を形成する。このエッチングは、例えば、CF4:50sccm、CHF3:100sccm、Ar:50sccm、 $N_2:10sccm$ 、ED:26.7Pa(200mTorr)、RF電源パワー:100

0Wの条件の下で、プラズマエッチング装置を用いて行う。

# [0055]

次いで、図11(b)に示すように、エッチングにより、SiC膜3の露出している部位及びSiC7を除去する。このエッチングは、例えば、 $CH_2F_2$ :30sccm、 $O_2$ :15sccm、Ar:50sccm、 $N_2$ :75sccm、圧力:2.67Pa(20mTorr)、RF電源パワー:<math>150Wの条件の下で、プラズマエッチング装置を用いて行う。このエッチングの結果、ビアホール24が下層のCu 配線2まで到達する。

# [0056]

その後、図12(a)に示すように、配線溝25及びビアホール24内に、Cu膜(配線材料)26を埋め込み、図11(b)に示すように、Cu膜26にCMPを施すことにより、Cu配線27を形成する。その後、必要に応じて、更に層間絶縁膜及び配線等の形成を行い、半導体装置を完成させる。

### [0057]

図13は、第2の実施形態を適用して製造した半導体装置の構造を示す断面図である。図13に示す例では、上述の実施形態に係る製造方法により、少なくとも2層の多層配線が形成されている。そして、最上層のCu配線27及びポーラスシリカ膜4上に、SiN等からなるパッシベーション膜31が形成されている。更に、パッシベーション膜31上に、SiO膜32及びSiN膜33からなるカバー膜が形成されている。カバー膜には、適宜パッド引出用の開口部(図示せず)が形成されている。

### [0058]

このような第2の実施形態によっても、ハードマスクを4層構造とし、ポーラスシリカ膜4のエッチング時には、ポーラスシリカ膜4との選択比が高いSiC膜7をマスクとして用いている。このため、第1の実施形態と同様に、ハードマスクの変形は極めて生じにくく、この変形を原因とするリークを抑制することができる。

### [0059]

なお、層間絶縁膜の材料は特に限定されるものではなく、有機低誘電率膜を用



いてもよく、また、シリコン酸化膜を用いてもよい。また、エッチングストッパ膜としては、シリコン炭化膜の他に、例えばシリコン窒化膜を用いてもよい。第1のハードマスクとしては、シリコン炭化膜の他に、シリコン窒化膜又はシリコン酸窒化膜を用いてもよい。第3のハードマスクとしては、シリコン炭化膜の他に、シリコン窒化膜を用いてもよい。

# [0060]

例えば、第3のハードマスクとしてシリコン炭化膜(SiC膜)を用い、第1のハードマスクとしてシリコン窒化膜(SiN膜)を用いた場合、シリコン窒化膜をシリコン炭化膜より速い速度でエッチングすることができるので、第1のハードマスクをエッチングする際の第3のハードマスクの膜厚の減少量が低減する。このため、第3のハードマスクをより薄い厚さにすることが可能となる。この結果、第4のハードマスク(SiO2膜)を用いた第3のハードマスクのエッチングが容易になる。

### [0061]

以下、本発明の諸態様を付記としてまとめて記載する。

### [0062]

(付記1) ダマシン法により配線を形成する工程を有する半導体装置の製造 方法において、

導電層上に、エッチングストッパ膜及び層間絶縁膜を順次形成する工程と、

前記層間絶縁膜上に、第1のハードマスクとして、シリコン炭化膜、シリコン 窒化膜又はシリコン酸窒化膜を形成する工程と、

前記第1のハードマスク上に、第2のハードマスクとして、シリコン酸化膜を 形成する工程と、

前記第2のハードマスク上に、第3のハードマスクとして、シリコン炭化膜又はシリコン窒化膜を形成する工程と、

前記第3のハードマスク上に、第4のハードマスクとして、シリコン酸化膜を 形成する工程と、

前記第4のハードマスクにパターンを形成する工程と、

前記第4のハードマスクを用いて前記第3のハードマスクをエッチングする工



程と、

前記第3のハードマスクを用いて前記第2のハードマスクをエッチングする工程と、

前記第3のハードマスクを用いて前記第1のハードマスクをエッチングする工 程と、

前記第3のハードマスクを用いて前記層間絶縁膜をエッチングすることにより、前記層間絶縁膜に前記エッチングストッパ膜まで到達する開口部を形成する工程と、

前記エッチングストッパ膜の前記層間絶縁膜に形成された開口部から露出する 部分をエッチングする工程と、

前記開口部内に配線材料を埋め込む工程と、

を有することを特徴とする半導体装置の製造方法。

[0063]

(付記2) 前記層間絶縁膜として、低誘電率絶縁膜を用いることを特徴とする付記1に記載の半導体装置の製造方法。

[0064]

(付記3) 前記層間絶縁膜として、無機系の絶縁膜を用いることを特徴とする付記1又は2に記載の半導体装置の製造方法。

[0065]

(付記4) 前記層間絶縁膜として、多孔質絶縁膜を用いることを特徴とする付記1乃至3のいずれか1項に記載の半導体装置の製造方法。

[0066]

(付記5) 前記層間絶縁膜として、ポーラスシリカ膜を用いることを特徴と する付記1乃至4のいずれか1項に記載の半導体装置の製造方法。

 $[0\ 0\ 6\ 7]$ 

(付記6) 前記エッチングストッパ膜は、シリコン炭化膜又はシリコン窒化膜であることを特徴とする付記1乃至5のいずれか1項に記載の半導体装置の製造方法。

[0068]



(付記7) 前記第3のハードマスクの厚さを、前記第1のハードマスクの2 倍以上とすることを特徴とする付記1乃至6のいずれか1項に記載の半導体装置の製造方法。

### [0069]

(付記8) 前記エッチングストッパ膜をエッチングする工程は、前記第3の ハードマスクを除去する工程を有することを特徴とする付記1乃至7のいずれか 1項に記載の半導体装置の製造方法。

# [0070]

(付記9) 前記第3のハードマスクを用いて前記第2のハードマスクをエッチングする工程は、前記第4のハードマスクを除去する工程を有することを特徴とする付記1乃至8のいずれか1項に記載の半導体装置の製造方法。

### [0071]

(付記10) 前記第4のハードマスクにパターンを形成する工程は、

第1のレジストマスクを用いて前記第4のハードマスクに第1のパターンを形成する工程と、

前記第1のレジストマスクを除去する工程と、

全面に樹脂膜を形成する工程と、

第2のレジストマスクを用いて前記樹脂膜にパターンを形成する工程と、

前記樹脂膜をマスクとして用いて前記第4のハードマスクに第2のパターンを 形成する工程と、

前記樹脂膜を除去する工程と、

を有することを特徴とする付記1乃至9のいずれか1項に記載の半導体装置の 製造方法。

# [0072]

(付記11) 前記第1のパターンは、配線溝のパターンであり、前記第2のパターンは、ビアホールのパターンであることを特徴とする付記10に記載の半導体装置の製造方法。

### [0073]

(付記12) 前記第4のハードマスクに第2のパターンを形成する工程の後

に、前記樹脂膜を用いて前記第3及び第2のハードマスクをエッチングする工程 を有することを特徴とする付記10又は11に記載の半導体装置の製造方法。

### [0074]

(付記13) 前記第4のハードマスクを用いて前記第3のハードマスクをエッチングする工程は、前記第1のハードマスクをエッチングする工程を有することを特徴とする付記12に記載の半導体装置の製造方法。

# [0075]

(付記14) 前記第3のハードマスクを用いて前記第2のハードマスクをエッチングする工程は、前記層間絶縁膜に前記層間絶縁膜の厚さよりも浅い孔を形成する工程を有することを特徴とする付記13に記載の半導体装置の製造方法。

### [0076]

(付記15) 前記開口部は、前記第1のパターンに基づいて形成された配線 講部と、前記第2のパターンに基づいて形成されたビアホール部と、を有することを特徴とする付記10乃至14のいずれか1項に記載の半導体装置の製造方法

### [0077]

### 【発明の効果】

以上詳述したように、本発明によれば、第1乃至第4のハードマスクを用いて、層間絶縁膜の加工を行い、開口部の形成時には、ハードマスクと層間絶縁膜との間に高い選択比を確保することができる。このため、所望の形状の配線を得ることができ、微細化に伴う配線間のリークを抑制することができる。

#### 【図面の簡単な説明】

### 【図1】

本発明の第1の実施形態に係る半導体装置の製造方法を工程順に示す断面図で ある。

### 【図2】

図1に引き続き、本発明の第1の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。

### 【図3】

図2に引き続き、本発明の第1の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。

# 【図4】

図3に引き続き、本発明の第1の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。

### 【図5】

図4に引き続き、本発明の第1の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。

### 【図6】

本発明の第2の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。

### 【図7】

図6に引き続き、本発明の第2の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。

### [図8]

図7に引き続き、本発明の第2の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。

### 【図9】

図8に引き続き、本発明の第2の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。

#### 【図10】

図9に引き続き、本発明の第2の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。

### 【図11】

図10に引き続き、本発明の第2の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。

### 【図12】

図11に引き続き、本発明の第2の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。

# 【図13】

第2の実施形態を適用して製造した半導体装置の構造を示す断面図である。

# 【図14】

ダマシン法におけるСMPの進行を工程順に示す断面図である。

### 【図15】

ArFレジストを用いたエッチングの進行を工程順に示す断面図である。

# 【図16】

従来のダマシン法を採用した半導体装置の製造方法を工程順に示す断面図である。

# 【図17】

デュアルダマシン法におけるレジストマスクの形成方法を工程順に示す断面図 である。

# 【符号の説明】・・

- 1:層間絶縁膜
- 2: C u 配線
- 3:SiC膜(エッチングストッパ膜)
- 4:ポーラスシリカ膜(層間絶縁膜)
- 5:SiC膜(第1のハードマスク)
- 6:SiO<sub>2</sub>膜(第2のハードマスク)
- 7:SiC膜(第3のハードマスク)
- 8:SiO<sub>2</sub>膜(第4のハードマスク)
- 9:反射防止膜
- 10:レジストマスク
- 11:Cu膜
- 12:Cu配線
- 13:配線溝
- 21:下層樹脂膜
- 22:SOG膜
- 23:レジストマスク

24:ビアホール

2 5:配線溝


26:Cu膜


27:Cu配線

【書類名】

図面


【図1】










# 【図2】







【図3】







【図4】







【図5】






【図6】







【図7】





【図8】







【図9】







【図10】







【図11】






【図12】








【図13】




【図14】










【図15】







【図16】






【図17】







【書類名】 要約書

【要約】

【課題】 微細化に伴う配線間のリークを抑制することができる半導体装置の製造方法を提供する。

【解決手段】 層間絶縁膜であるポーラスシリカ膜4上に、SiC膜5、SiO2膜6、SiC膜7及びSiO2膜8からなる4層構造のハードマスクを形成する。次に、レジストマスク10を用いてSiO2膜8をエッチングする。次いで、SiO2膜8を用いてSiC膜7をエッチングする。その後、SiC膜7を用いてSiO2膜6をエッチングする。続いて、SiC膜7を用いてSiC膜5をエッチングする。そして、SiC膜7を用いてポーラスシリカ膜4をエッチングすることにより、配線溝を形成する。このとき、SiC膜7とポーラスシリカ膜4との間の選択比が大きいため、SiC膜7の変形は生じにくく、この変形に起因するリークが防止される。

【選択図】 図1

# 特願2003-074381

# 出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社

.